Agile Analog lancia il sottosistema IP analogico

Il sottosistema iniziale include tutto l'IP analogico richiesto per un tipico sistema IoT alimentato a batteria, inclusa un'unità di gestione dell'alimentazione (PMU), un'unità di gestione del sonno (SMU) e convertitori di dati.

Agile Analog, l'azienda IP analogica personalizzabile, sta lanciando il primo sottosistema IP analogico completo per applicazioni RISC-V.

Questo sottosistema IP analogico indipendente dal processo, personalizzabile e avvolto digitalmente aiuterà a risolvere molti dei problemi che i progettisti SoC incontrano attualmente, poiché si accoppia con un core RISC-V per formare una soluzione completa.

"L'architettura RISC-V sta consentendo un'ondata di nuovi sviluppi di prodotti SoC e la domanda di soluzioni IP più accessibili e configurabili è in aumento. Una delle principali sfide che i progettisti di chip digitali devono affrontare è l'integrazione dei circuiti analogici per supportare i loro progetti SoC ", afferma Chris Morrison di Agile, "con il nostro sottosistema IP analogico RISC-V, è possibile accedere all'IP analogico appropriato per un processo e una fonderia specifici. Questo può quindi essere integrato perfettamente con l'IP digitale di un provider IP digitale nel RISC- V Space, semplificando la progettazione dei chip e accelerando il time-to-market per le nuove applicazioni IoT RISC-V. Come tutti gli Agile Analog IP, questo sottosistema è personalizzabile per fornire l'esatto set di funzionalità richiesto per l'applicazione."

Questo sottosistema IP analogico è verificato sia in ambienti analogici che digitali, si collega direttamente al bus periferico dell'MCU e viene fornito con un modello SystemVerilog per una facile integrazione nell'ambiente di verifica digitale esistente di un SoC.

La macro iniziale del sottosistema RISC-V di Agile Analog per le applicazioni IoT è ora disponibile e consiste dei seguenti sottoblocchi:

agilePMU

Il sottosistema agilePMU è un'unità di gestione dell'alimentazione efficiente e altamente integrata per SoC/ASIC. Dotato di un power-on-reset, regolatori multipli a bassa caduta di tensione e un generatore di riferimento associato, è progettato per garantire un basso consumo energetico fornendo al contempo funzionalità di gestione energetica ottimali. Dotato di un controller digitale integrato, questo sottosistema offre un controllo preciso sull'avvio e sullo spegnimento, supporta il sequenziamento dell'alimentazione e consente una tensione di uscita programmabile individualmente per ciascun LDO. I monitor di stato forniscono feedback in tempo reale sullo stato corrente del sottosistema, garantendo prestazioni ottimali del sistema.

agileSMU

Il sottosistema agileSMU è una macro integrata a basso consumo composta dai blocchi IP essenziali necessari per gestire in modo sicuro il risveglio di un SoC dalla modalità di sospensione. Solitamente contiene un oscillatore programmabile per il funzionamento del SoC a bassa frequenza e un RTC, una serie di comparatori a bassa potenza che possono essere utilizzati per avviare la sequenza di riattivazione e un reset all'accensione che fornisce un robusto ripristino all'avvio del SoC . Dotato di un controller digitale integrato, questo sottosistema offre un controllo preciso sui comandi di riattivazione e sulla sequenza. I monitor di stato forniscono feedback in tempo reale sullo stato corrente del sottosistema, garantendo prestazioni ottimali del sistema durante l'intero ciclo di vita del prodotto.

agileSensorIF

Il sottosistema agileSensorIF è una macro integrata a basso consumo che fornisce tutto l'analogico necessario per interfacciarsi con sensori esterni. Dotata di due ADC SAR fino a 12 bit e 64 MSPS, un DAC a 12 bit e più comparatori programmabili, questa interfaccia sensore fornisce tutte le connessioni necessarie per interfacciarsi con il mondo esterno. Gli amplificatori e i buffer a guadagno programmabile integrati supportano un'ampia gamma di sensori e sistemi esterni. È dotato di un controller digitale integrato e di monitor di stato per fornire feedback in tempo reale sullo stato attuale del sottosistema, garantendo prestazioni ottimali del sistema durante l'intero ciclo di vita del prodotto