Packaging avanzato di chip: come i produttori possono giocare per vincere

La base sono i wafer semiconduttori dei circuiti integrati così cruciali per la maggior parte della tecnologia odierna. L'imballaggio dei wafer, sia esso di metallo, plastica, ceramica o vetro, li collega al loro ambiente e li protegge dalla contaminazione chimica e dai danni causati dalla luce, dal calore e dagli impatti. Rispetto al processo front-end di progettazione e fabbricazione dei wafer, il processo back-end di confezionamento è stato sottovalutato per due motivi: in primo luogo, è ancora possibile confezionare i wafer utilizzando apparecchiature di vecchia generazione. In secondo luogo, il confezionamento viene effettuato principalmente da società di assemblaggio e test di semiconduttori (OSAT) in outsourcing, che competono in gran parte sulla base del basso costo della manodopera, piuttosto che su altre fonti di differenziazione.

Questo modello potrebbe cambiare con l'introduzione di packaging avanzati, che utilizzano tecnologie sofisticate e aggregano componenti provenienti da diversi wafer, creando un unico dispositivo elettronico con prestazioni superiori. Introdotto intorno al 2000, il packaging avanzato sta ora guadagnando uno slancio significativo come prossima svolta nella tecnologia dei semiconduttori.

Il packaging avanzato sta aiutando a soddisfare la domanda di semiconduttori che gestiscono applicazioni emergenti che stanno diventando mainstream, ad esempio 5G, veicoli autonomi e altre tecnologie dell’Internet delle cose e realtà virtuale e aumentata. Queste applicazioni richiedono chip ad alte prestazioni e a basso consumo in grado di elaborare rapidamente enormi quantità di dati. Nonostante la legge di Moore, che nel 1965 postulava che il numero di transistor su un microchip sarebbe raddoppiato ogni due anni, il progresso dei nodi sta ora raggiungendo i suoi limiti. Di conseguenza, i progressi tecnici nella fase iniziale della produzione di chip stanno rallentando e la dimensione massima economicamente sostenibile di uno stampo, e quindi le sue prestazioni, stanno diventando sempre più limitate. Nuovi approcci nella tecnologia back-end che combinano più chip offrono una soluzione promettente. Le tecniche di packaging avanzate emerse negli ultimi due decenni, tra cui il packaging 2.5-D, 3-D, fan-out e system-on-a-chip (SoC), promettono di riempire il vuoto integrando il wire-bonding e le tecnologie flip-chip del mezzo secolo precedente.

Poiché il packaging avanzato offre opportunità di valore più elevato rispetto al tradizionale packaging back-end, i principali attori e i fast follower (organizzazioni che imitano le innovazioni della concorrenza) stanno sviluppando e commercializzando varie forme di tecnologia per conquistare clienti premium. In questo articolo descriviamo come si sta evolvendo il mercato e suggeriamo come i produttori possono sfruttare le opportunità che si rendono disponibili.

Dal 2000 sono diventate disponibili sul mercato tre principali tecnologie di confezionamento avanzate, che integrano le due tecnologie che hanno prevalso nel mezzo secolo precedente (Figura 1).

Sviluppata negli anni '50 e ancora in uso oggi, la tecnologia wire-bond è una tecnica di interconnessione che collega il circuito stampato (PCB) al die, il quadrato di silicio che contiene il circuito integrato, utilizzando sfere di saldatura e sottili fili metallici. Richiede meno spazio dei chip confezionati e può collegare punti relativamente distanti, ma può guastarsi in condizioni di alte temperature, elevata umidità e cicli di temperatura, e ogni legame deve essere formato in sequenza, il che aggiunge complessità e può rallentare la produzione. Si prevede che il mercato del wire bonding sarà valutato a circa 16 miliardi di dollari entro il 2031, con un CAGR del 2,9%.1 Rapporto sulle previsioni di mercato del wire bonding, 2021-2031, Transparency Market Research, novembre 2021.

La prima grande evoluzione nella tecnologia di packaging è avvenuta a metà degli anni '90 con i flip chip, che utilizzano un die rivolto verso il basso, la cui intera superficie viene utilizzata per l'interconnessione tramite "protuberanze" di saldatura che legano il PCB al die. Ciò si traduce in un fattore di forma più piccolo, o dimensione dell'hardware, e una velocità di propagazione del segnale più elevata, ovvero un movimento più rapido dei segnali dal trasmettitore al ricevitore. L'imballaggio flip-chip è la tecnologia più comune e più economica attualmente in uso, principalmente per unità di elaborazione centrale, smartphone e soluzioni system-in-package a radiofrequenza. I flip chip consentono un assemblaggio più piccolo e possono sopportare temperature più elevate, ma devono essere montati su superfici molto piatte e non sono facili da sostituire. L'attuale mercato dei chip flip è di circa 27 miliardi di dollari, con un CAGR previsto del 6,3%, che dovrebbe portarlo a 45 miliardi di dollari entro il 2030. pillar, solder bumping) e regione: previsioni fino al 2030," Straits Research, accesso il 2 aprile 2023.