RISC completo

Agile Analog offre il primo sottosistema IP analogico completo per applicazioni RISC-V al RISC-V Summit Europe di Barcellona. Il sottosistema iniziale include tutto l'IP analogico richiesto per un tipico sistema IoT alimentato a batteria, inclusa un'unità di gestione dell'alimentazione (PMU), un'unità di gestione del sonno (SMU) e convertitori di dati. Questo sottosistema IP analogico unico, indipendente dal processo, personalizzabile e avvolto digitalmente aiuterà a risolvere molti dei problemi che i progettisti System on Chip (SoC) attualmente incontrano, poiché si accoppia con un core RISC-V per formare una soluzione completa.

Chris Morrison, Direttore del marketing di prodotto presso Agile Analog, spiega: "L'architettura RISC-V sta consentendo un'ondata di nuovi sviluppi di prodotti SoC e la richiesta di IP più accessibili e configurabili è in aumento. Una delle principali sfide che i progettisti di chip digitali devono affrontare La sfida sta nell'integrare i circuiti analogici per supportare i loro progetti SoC."

Chris aggiunge: "Con il nostro sottosistema IP analogico RISC-V, è possibile accedere all'IP analogico appropriato per un processo e una fonderia specifici. Questo può quindi essere integrato perfettamente con l'IP digitale di un provider IP digitale nello spazio RISC-V, semplificando progettazione dei chip e accelerando il time-to-market per le nuove applicazioni IoT RISC-V. Come tutti gli Agile Analog IP, questo sottosistema è personalizzabile per fornire l'esatto set di funzionalità richiesto per l'applicazione."

L'IP analogico tradizionale ha rappresentato per molti anni un grosso collo di bottiglia, con opzioni limitate disponibili, e i progettisti di chip hanno faticato a integrare più blocchi IP analogici, spesso di più fornitori. La progettazione e la verifica del confine del segnale misto tra analogico e digitale è stato un compito particolarmente arduo, poiché è noto per essere dispendioso in termini di tempo e denaro e richiede conoscenze e strumenti specialistici. Tuttavia, come risultato della tecnologia unica di Agile Analog e del nuovo approccio avvolto digitalmente, queste sfide di integrazione e verifica possono essere affrontate e risolte tempestivamente da Agile Analog per conto del cliente.

Questo nuovo sottosistema IP analogico è verificato sia in ambienti analogici che digitali, si collega direttamente al bus periferico dell'MCU e viene fornito con un modello SystemVerilog per una facile integrazione nell'ambiente di verifica digitale esistente di un SoC.

Calista Redmond, CEO di RISC-V International, commenta: "RISC-V è già presente in oltre 10 miliardi di core a livello globale e l'ecosistema RISC-V è fiorente. È davvero importante che esistano soluzioni innovative come questa per aiutare i progettisti di chip a nostra comunità per accelerare la fornitura di nuove entusiasmanti applicazioni IoT RISC-V."

È ora disponibile la macro iniziale del sottosistema RISC-V per le applicazioni IoT, composta dai seguenti sottoblocchi:

Il sottosistema agilePMU è un'unità di gestione dell'alimentazione efficiente e altamente integrata per SoC/ASIC. Dotato di un power-on-reset, regolatori multipli a bassa caduta di tensione e un generatore di riferimento associato, è progettato per garantire un basso consumo energetico fornendo al contempo funzionalità di gestione energetica ottimali. Dotato di un controller digitale integrato, questo sottosistema offre un controllo preciso sull'avvio e sullo spegnimento, supporta il sequenziamento dell'alimentazione e consente una tensione di uscita programmabile individualmente per ciascun LDO. I monitor di stato forniscono feedback in tempo reale sullo stato corrente del sottosistema, garantendo prestazioni ottimali del sistema.

Il sottosistema agileSMU è una macro integrata a basso consumo composta dai blocchi IP essenziali necessari per gestire in modo sicuro il risveglio di un SoC dalla modalità di sospensione. Solitamente contiene un oscillatore programmabile per il funzionamento del SoC a bassa frequenza e un RTC, una serie di comparatori a bassa potenza che possono essere utilizzati per avviare la sequenza di riattivazione e un reset all'accensione che fornisce un robusto ripristino all'avvio del SoC . Dotato di un controller digitale integrato, questo sottosistema offre un controllo preciso sui comandi di riattivazione e sulla sequenza. I monitor di stato forniscono feedback in tempo reale sullo stato corrente del sottosistema, garantendo prestazioni ottimali del sistema durante l'intero ciclo di vita del prodotto.